



Karlsruher Institut für Technologie
Institut für Technische Informatik
Prof. Dr. Wolfgang Karl

Klausur Rechnerstrukturen
Wintersemester 2012/13 – 5. März 2013
Aufgabenteil

Aufgabe 1: Parallelverarbeitung und Architekturen 10P

- a) Geben Sie die Formel für das Gesetz von Amdahl an und erklären Sie die Bedeutung der unterschiedlichen Teile der Formel. 1P
- b) Geben Sie die Formeln für die Beschleunigung $S(n)$ sowie die Effizienz $E(n)$ an. 1P
- c) Von einer Anwendung lassen sich $\frac{1}{64}$ nicht parallelisieren. Welche Beschleunigung lässt sich in diesem Fall maximal noch erreichen? 1P
- d) Auf einem Parallelrechner bearbeiten Sie ein Problem fester Größe. Was beobachten Sie mit steigender Anzahl an Prozessoren? 1P
- e) Was bedeutet superlinearer Speedup? Geben Sie eine kurze Formel an. Nennen Sie ein Beispiel dafür. 1P
- f) Vervollständigen Sie den Satz auf dem Lösungsblatt zur algorithmunenabhängigen Definition der Beschleunigung. 1P
- g) Geben Sie die beim Parallelisierungsprozess durchzuführenden Schritte in der korrekten Reihenfolge an. Kennzeichnen Sie außerdem, welche Schritte zusammen als „Partitionierung“ bezeichnet werden. 2P
- h) Ordnen Sie den Programmiersprachen/-bibliotheken MPI und OpenMP je ein Programmiermodell zu. 1P
- i) Wieso ist die Energie eine der großen Herausforderungen für den Entwurf von Exascale-Systemen? 1P

Aufgabe 2: Low-Power-Entwurf & Rechnerbewertung 10P

Low-Power-Entwurf 3P

Sie können aus zwei Implementierungen eines Hardwarebausteins auswählen. Variante 1 verwendet überwiegend die Funktion $\neg A \vee B$ mit den Eingangswahrscheinlichkeiten $\mathbb{P}_{A \text{ Eingang}=1} = \frac{1}{4}$ und $\mathbb{P}_{B \text{ Eingang}=1} = \frac{2}{3}$ wohingegen Variante 2 überwiegend die Funktion $A \wedge \neg B$ mit den Eingangswahrscheinlichkeiten $\mathbb{P}_{A \text{ Eingang}=1} = \frac{1}{2}$ und $\mathbb{P}_{B \text{ Eingang}=1} = \frac{1}{3}$ verwendet.

- Berechnen Sie die Signalwahrscheinlichkeiten der beiden Schaltungen basierend auf dem statistischen Modell aus der Übung, indem Sie nur die gegebenen Funktionen betrachten und die Ergebnisse verallgemeinern. 1P
- Berechnen Sie, basierend auf den Signalwahrscheinlichkeiten der vorhergehenden Teilaufgabe der beiden Schaltungen, die jeweiligen Schaltwahrscheinlichkeiten, indem Sie die Formel aus der Übung anwenden. 1P
- Bewerten Sie die beiden Varianten hinsichtlich der Low-Power-Eigenschaften. Welche Schaltung empfehlen Sie aufgrund der vorhergehenden Berechnungen? 1P

Leistungsbewertung 3P

Richtig oder falsch? Begründen Sie (jeweils $\frac{1}{2}$ P).

- Eine Verringerung der Zykluszeit geht mit einer geringeren Leistungsaufnahme einher. 1P
- Das Übertakten eines Prozessors verändert auch den CPI-Wert. 1P
- Die Rechnerorganisation beeinflusst die Frequenz eines Prozessors. 1P

Fehlertoleranz 4P

Ein modernes Fahrzeug sei mit einem Motor M, welcher herkömmlichen Kraftstoff verbrennt sowie einer Brennstoffzelle W, welche Wasserstoff zum Antrieb nutzt, ausgestattet. Ein nachgeschaltete Steuerung S überwacht beide Systeme und wählt diese je nach Verfügbarkeit aus. Das Fahrzeug ist fahrbereit, wenn eins der Verbrennungssysteme und die Steuerung fehlerfrei funktionieren. Zusätzlich müssen zum Betrieb des Fahrzeugs auch noch die Kupplung K und die Bremsen B fehlerfrei sein.

- Zeichnen Sie das Zuverlässigkeitsblockdiagramm dieses Fahrzeugs F. 1P
- Leiten Sie aus dem Zuverlässigkeitsblockdiagramm die Strukturformel/die Systemfunktion des Fahrzeugs F her. 1P
- Geben Sie die Formel zur Berechnung der Funktionswahrscheinlichkeit des Gesamtsystems $\varphi(F)$ an, wenn für eine beliebige Komponente K die Funktionswahrscheinlichkeit $\varphi(K)$ beträgt. 1P
- In welche Klasse ordnen Sie dieses System nach seinem Ausfallverhalten ein, wenn nur ein Ausfall der Brennstoffzelle auftreten kann? 1P

Aufgabe 3: Speicherhierarchie

10P

Cache-Kohärenzprotokoll MESI

6P

Ein Dreiprozessorsystem sei speichergekoppelt. Die Caches haben je eine Größe von zwei Cachezeilen, welche je genau ein Speicherwort aufnehmen können. Die Füllung des Caches erfolgt von der niedrigsten Cachezeile aufwärts, sofern noch freie Zeilen zur Verfügung stehen, andernfalls wird gemäß LRU-Strategie verdrängt. Als Cache-Kohärenzprotokoll komme das MESI-Protokoll zum Einsatz. Der Cache sei initial leer. Aktionen, die durch das Cache-Kohärenzprotokoll ausgelöst werden und die eine Zustandsänderung einer Cachezeile bewirken, werden auch von der LRU-Strategie als Zugriff gewertet.

- Vervollständigen Sie die auf dem Lösungsblatt angegebene Tabelle: Geben Sie jeweils Inhalt der Cache-Zeile und MESI-Zustand an. 4P
- Führt in diesem Fall die Verwendung des MOESI gegenüber des MESI-Protokolls zu einer Leistungssteigerung und wenn ja, warum? Geben Sie ggfs. bei Ihrer Antwort die betroffene(n) Zeile(n) an. 1P
- Welche Auswirkungen hätte es für dieses Beispiel, wenn die LRU-Strategie Zustandsänderungen durch das Cache-Kohärenzprotokoll nicht als Zugriff berücksichtigt? Geben Sie bei Ihrer Antwort jeweils die Zeile, den betroffenen Prozessor und die veränderte Aktion sowie deren Folgen an. 1P

Cache-Leistung

4P

Sie sollen prüfen, ob es sich auszahlt eine bestehende Speicherhierarchie (Variante A) durch eine veränderte Variante B zu ersetzen. In der Variante A findet der Zugriff auf die nächste Hierarchieebene parallel zur ersten Ebene statt, während Variante B diese nacheinander anfragt (sequentiell). Die Daten beider Varianten entnehmen Sie der nebenstehenden Tabelle.

	Variante A	Variante B
Zugriffszeit L1	6 ns	4 ns
Hitrate L1	80 %	80 %
Zugriffszeit L2	20 ns	19 ns
Hitrate L2	80 %	75 %
Zugriffszeit Hauptspeicher	100 ns	100 ns

- Um eine fundierte Aussage treffen zu können, berechnen Sie die durchschnittliche Antwortzeit für beide Varianten. Welche Variante empfehlen Sie und warum? 3P
- Das System soll nun zu einem Multiprozessorsystem mit gemeinsam verwendeten Speicher ausgebaut werden, indem die Prozessoren mittels eines Busses verbunden werden. Beziehen Sie diesen Gesichtspunkt nun in die vorherige Bewertung der Ergebnisse der zwei Varianten mit ein. Verändert dieser Aspekt den Schluß aus Ihrer Bewertung? Begründen Sie. 1P

Aufgabe 4: Fertigung und Hardwareentwurf

10P

Fertigungskosten

5P

Nehmen Sie an, ein Hersteller hätte ein neuartiges Verfahren entwickelt um einen rechteckigen Wafer herzustellen. Sie wurden nun damit beauftragt an einem Beispiel zu berechnen, wieviel dieser Wafer maximal kosten darf, um Dies herzustellen, die maximal soviel kosten wie Dies von kreisförmigen Wafern.

Auf dem herkömmlichen, kreisförmigen Wafer passen 400 Dies, der Die-Yield beträgt 0.5 und die Kosten belaufen sich auf 1000 Euro. Mit dem neuen Verfahren passen nun 600 Dies auf den Wafer, während der Die-Yield allerdings auf 0.4 sinkt.

- Welche Formel verwenden Sie? Geben Sie den vollständigen Rechenweg an. Begründen Sie, für welches Verfahren Sie sich entscheiden würden, wenn ein rechteckiger Wafer 1100 Euro kostet und keine Kosten für die Umstellung auftreten. 3P
- Wieso kann die Grundfläche eines kreisförmigen Wafers nicht vollständig genutzt werden? Begründen Sie Ihre Erklärung mit der entsprechenden Formel. Können beliebige rechteckige Flächen vollständig genutzt werden. Falls nein, wieso? 2P

Schaltungsentwurf in VHDL

5P


- Geben Sie die drei Hauptbestandteile einer VHDL-Beschreibung, die Sie in der Vorlesung kennengelernt haben, und den jeweils dazugehörenden VHDL-Begriff an. 1,5P
- Geben Sie die Bestandteile einer Strukturbeschreibung an. 1,5P
- Geben Sie eine kürzere, einzeilige Version des dargestellten Quelltextes mit Hilfe eines Bibliotheksaufrufs an: 1P

```

if (a='0') then
  c <= not a;
else
  c <= not b;
end if;

```

- Ergänzen Sie die Zeilen 16 und 17 in dem auf dem Lösungsblatt vorgegebenen Quelltext, so dass die Beschreibung der in der Grafik dargestellten Schaltung entspricht. 1P



Aufgabe 5: Verbindungsstrukturen & Vektorrechner 10P

Verbindungsstrukturen 5P

- Was versteht man unter der Skalierbarkeit eines Verbindungsnetzes? 1P
- Zeichnen Sie einen K -ären n -Kubus mit Radius $K = 2$ und Dimension $n = 3$. 1P
- Gegeben sei ein K -ärer n -Kubus mit Radius $K = 3$ und Dimension $n = 3$. Bestimmen Sie die Anzahl N der Knoten in diesem Netzwerk, sowie den Knotengrad der einzelnen Knoten. 1P
- Bewerten Sie für den K -ären n -Kubus die Skalierbarkeit des Verbindungsnetzes hinsichtlich Erweiterbarkeit um zusätzliche Knoten! Begründen Sie Ihre Behauptung! 1P
- Zeichnen Sie das Grundmuster der Mischpermutation mit 8 Eingängen und 8 Ausgängen auf. Verwenden Sie hierfür als Hilfe die Vorgaben in den Lösungsblättern. 1P

Vektorverarbeitung: 5P

- Vervollständigen Sie das begonnene Code-Fragment mittels Vektorbefehlen in Assembler. Eine Tabelle der möglichen Befehle ist auf dem Lösungsblatt mit angegeben. Die Semantik und Beispiele zur Verwendung der Befehle haben Sie in der Vorlesung und der Übung kennengelernt. Die Vektorregister können alle $n = 64$ Werte der Arrays a , b oder c aufnehmen. Die Startadressen von $a[n]$, $b[n]$ und $c[n]$ stehen in zugehörigen Registern Ra , Rb und Rc . Realisiert werden soll das folgende C-Programm durch Vektoroperationen, wobei $c[n]$ das Ergebnis enthält: 3P

```
int i;
int a[n], b[n], c[n];
for (i = 0; i < n; i++) {
    c[i] = a[i];
    if (a[i] == b[i]) {
        c[i] = 0xff;
    }
}
```

- Welche Funktionalität wird mit diesem Programm realisiert? 1P
- Vektorbefehle werden oft durch ein spezielles Speichersystem mit Verschränkung (memory interleaving) und mehreren Speicherbänken unterstützt. Wie lange dauert ein Ladebefehl eines 64-elementigen Vektors bei 16 Speicherbänken und einer Latenz von 12 Zyklen 1P
 - mit einem Stride von 1,
 - bei einem Stride von 8?

Aufgabe 6: Rechnerarchitektur

10P

Sprungvorhersage

3P

- a) Vervollständigen Sie die auf dem Lösungsblatt befindliche Tabelle entsprechend dem jeweiligen Sprungausgang für einen 2-Bit-Hysteresezähler, wobei jeder Sprung über einen eigenen Prädiktor verfüge. Diese seien jeweils mit Strongly Not Taken (SNT) initialisiert.

3P

Parallelismus auf Befehlsebene

7P

- b) VLIW und Superskalartechnik sind zwei Möglichkeiten Parallelismus auf Befehlsebene auszunutzen. Nennen Sie den wesentlichen Unterschied zwischen beiden Techniken und jeweils einen Vorteil der Technik.
- c) Algorithmus von Tomasulo:

2P

5P

Untenstehend finden Sie den Zustand der Reservierungstabelle und der Registerdatei eines Superskalarprozessors nach Abarbeitung des ersten Taktes der in Tabelle 1 dargestellten Befehlsfolge. Geben Sie den Zustand der Reservierungstabelle, sowie der Registerdatei nach Ablauf von Takt 4, d.h. nach drei weiteren Takten, unter Berücksichtigung der in Tabelle 1 dargestellten Befehlsfolge wieder.

Pro Takt kann ein Befehl in die Reservierungstabelle eingetragen werden. Eine Addition oder Subtraktion benötigt 2 Takte, eine Multiplikation 6 Takte, eine Division 9 Takte.

Takt	Befehlsfolge
1	sub R3, R1, R4
2	mul R2, R1, R4
3	add R3, R3, R1
4	div R1, R2, R3

Tabelle 1

(Format: Opcode Dest, Src 1, Src 2)

Feld	R1	R2	R3	R4
Value	(R1)	(R2)		(R4)
Valid	1	1	0	1
RS			Int 1	

Registerdatei nach Takt 1

Unit	Empty	InFU	Op	Dest	Src1	Valid1	RS1	Src2	Valid2	RS2
Int 1	0	0	sub	R3	(R1)	1		(R4)	1	
Int 2	1									
Mul 1	1									
Div 1	1									

Reservierungstabelle nach Takt 1



Karlsruher Institut für Technologie
Institut für Technische Informatik
Prof. Dr. Wolfgang Karl

Klausur Rechnerstrukturen

Wintersemester 2012/13 – 5. März 2013

Lösungsteil

Name: _____
Vorname: _____
Matrikelnummer: _____

Tragen Sie bitte auf jedem Blatt Ihren Namen und Ihre Matrikelnummer ein. Bitte tragen Sie alle Lösungen und Rechenwege an den vorgesehenen Stellen ein und geben Sie keine zusätzlichen Blätter ab, ohne dies dem Aufsichtspersonal mitzuteilen.

Hinweis: Bei Rechenaufgaben ist die Angabe des Rechenwegs zwingend erforderlich. Ergebnisse ohne Rechenweg werden **nicht** gewertet.

Zum Bestehen der Klausur sind mindestens 20 Punkte erforderlich.

- () Ich wünsche **keine** Notenveröffentlichung per Aushang (Matrikelnummer und Note) am schwarzen Brett
(Bei Ankreuzen kann die Note erst in der Klausureinsicht erfragt werden.)

Erreichte Punkte (wird vom Institut ausgefüllt):

Aufgabe	1	2	3	4	5	6
Punkte	/10	/10	/10	/10	/10	/10
Summe:						/60

Lösung 1: Parallelverarbeitung und Architekturen**10P**

a) Amdahls Gesetz:

*1P*b) • Beschleunigung: $S(n) =$ *1P*• Effizienz: $E(n) =$

c)

1P

d)

1P

e) • Formel:

1P

• Beispiel:

f) Die absolute Beschleunigung und absolute Effizienz erhält man, indem...

1P

g)

2P

Name:

Matrikelnummer:

3/15

- h) • MPI:
- OpenMP:

1P

i)

1P

Lösung 2: Low-Power-Entwurf & Rechnerbewertung 10P**Low-Power-Entwurf** 3P

a) Signalwahrscheinlichkeiten: 1P

b) Schaltwahrscheinlichkeiten: 1P

c) Bewertung: 1P

Leistungsbewertung 3P

d) Antwort und Begründung: 1P

e) Antwort und Begründung:

1P

f) Antwort und Begründung:

1P

Fehlertoleranz

4P

g) Zuverlässigkeitsblockdiagramm:

1P

h) Strukturformel/Systemfunktion:

1P

i) Funktionswahrscheinlichkeit:

1P

j) Klassifikation

1P

Lösung 3: Speicherhierarchie**10P****Cache-Kohärenzprotokoll MOESI****6P**

a)

Zeile	Prozessor	Aktion	Prozessor 1		Prozessor 2		Prozessor 3	
			Line 1	Line 2	Line 1	Line 2	Line 1	Line 2
0.		init	-	-	-	-	-	-
1.	1	wr 1						
2.	2	rd 2						
3.	3	wr 1						
4.	1	rd 3						
5.	3	rd 3						
6.	2	rd 1						
7.	3	rd 2						
8.	2	wr 4						
9.	3	rd 1						
10.	2	rd 1						

4P

b) Antwort:

1P

Name:

Matrikelnummer:

7/15

c) Antwort:

1P

Cache-Leistung

4P

d) Berechnung:

3P

e) Antwort:

1P

Lösung 4: Fertigung und Hardwareentwurf**10P****Fertigungskosten****5P**

a) • Formel:

0.5P

• Rechnung und Antwort:

2P

• Begründung:

0.5P

b) • Erklärung:

0.5P

- Formel:

1P

- Antwort:

*0.5P***Schaltungsentwurf in VHDL****5P**

- c) •

1,5P

•

•

- d)

1,5P

- e)

1P

f)

IP

```
1 ARCHITECTURE Structure of Nand2 IS
2   COMPONENT Inverter
3     PORT (
4       In1 : IN Std_Logic;
5       Out1 : OUT Std_Logic
6     );
7   END COMPONENT
8   COMPONENT And_Gate
9     PORT (
10      In1, In2: IN Std_Logic;
11      Out1 : OUT Std_Logic
12    );
13   END COMPONENT
14   SIGNAL S1: Std_Logic;
15 BEGIN
16
17
18 END Structure;
```

Lösung 5: Verbindungsstrukturen & Vektorrechner**10P****Verbindungsstrukturen****5P**

a)

1P

b)

1P

c) • Knotenzahl:

1P

• Knotengrad:

d) • Erweiterbarkeit:

1P

• Begründung:

e) Mischpermutation:

1P

a_3 a_2 a_1	a_2 a_1 a_3
0 0 0	0 0 0
0 0 1	0 0 1
0 1 0	0 1 0
0 1 1	0 1 1
1 0 0	1 0 0
1 0 1	1 0 1
1 1 0	1 1 0
1 1 1	1 1 1

Vektorverarbeitung:

5P

ADDV.I V1,V2,V3	ADDVS.I V1,V2,F0	SUBV.I V1,V2,V3	SUBVS.I V1,V2,F0
SLTV.I V1,V2	SGEV.I V1,V2	SLEV.I V1,V2	SEQV.I V1,V2
CVM	MTC1 VLR,R1	MFC1 R1,VLR	MOV R1,#imm

Hilfestellung: Tabelle mit Vektorbefehlen, die zur Lösung der Aufgabe zur Verfügung stehen.

f) Assemblercode:

3P

```

MOV R1, 64          # R1 mit 64 initialisieren
MTC1 VLR, R1       # vector-length register := 64
LV V1, Ra          # int a[n] in V1 laden
LV V2, Rb          # int b[n] in V2 laden

```

```

SV Rc, V3          # Schreiben von c[n]

```

g) Antwort:

1P

Name:

Matrikelnummer:

13/15

h) Rechnungen und Antworten:

IP

Lösung 6: Rechnerarchitektur**10P****Sprungvorhersage****3P**

a) Tabelle:

3P

Sprung	Vorhersage	Sprungausgang	Aktualisierter Prädiktor
1	SNT	NT	
2	SNT	T	
1		T	
2		NT	
1		T	
2		T	

Parallelismus auf Befehlsebene**7P**

b) Antwort:

2P

- Superskalartechnik:

- VLIW:

